（原标题：芯片架构，愈发复杂）

如果您但愿不错经常碰头，接待标星保藏哦~

源泉：内容编译自semiengineering，谢谢。

从单片 SoC 到基于小芯片的假想的挪动为处于前沿的假想团队带来了一系列令东谈主困惑的遴选和量度，而且跟着第三方小芯片开动涌入市集，遴选的数目只会加多。

关联词，这并莫得减轻东谈主们对小芯片的有趣有趣，出于多种原因，小芯片被觉得对异日几代半导体至关进击。其中包括：

东谈主工智能，岂论是在数据中心、汽车照旧手机中，齐需要性能的大幅提高，使用更少的功耗来更快地处理多半数据；

用于附加功能的芯单方面积正在加多，而况电线和SRAM的扩展速率不再迷漫快以将它们安装到单个芯片上，因此它们被领悟成更小的芯片并拼装在先进的封装中；

将复杂的芯片领悟成更小的部件不错齐全更多的定制，尽头是对于特定规模的应用门径，而况在异日某个时候可能责备本钱并加速上市时间 - 尽头是如果即插即用的芯片市集变得可行。

Synopsys高性能筹划 IP 处理决议家具约束副总裁 Mick Posner 默示：“咱们瞻望，本年约 50% 的高性能筹划将领受多芯片假想。这可能还比较保守。但 100% 的 AI 假想齐是多芯片的。由于它们需要高带宽和可扩展性，因此必须这么假想。咱们看到的另一个趋势将再次改动一切，那等于 3D，这意味着逻辑到逻辑的堆叠。咱们看到 2025 年将有更多的客户进入原型阶段，准备进行 3D 假想。他们还莫得参加出产，因为他们需要考证诸如芯片之间的夹杂键合和硅通孔之类的工夫。靠近面键合会对他们的假想产生影响，也会对 IP 产生很大的影响。”

越来越多的 IP 被固化为芯片。大型系统公司面前约占顶端假想的 45%，但在开辟此类 IP 方面警戒有限。英特尔和 AMD 等处理器巨头之前齐是里面开辟整个 IP，现在他们但愿通过诈骗第三方芯片来责备本钱并加速上市时间。这催生了一个全新的生态系统，这个生态系统专注于定制和半定制芯片，以及多样拼装和封装选项、新式 PHY 以及散热的新材料和策略。

跟着单片假想演变为小芯片假想，Siemens EDA 不雅察到了许多变化。“在单片假想中，信号完整性往时是由 PCB 方面的孤独团队完成的，他们将这门工夫作念到了极致，”西门子 EDA 家具民众 Subramanian Lalgudi 说。“他们有一个对于若何签署合规性的经过。如今，小芯片有不同的合同——USB PCIe、MIPI、SATA。经过很清亮。如果你是芯片假想师，假想收发器，或者你是像惠普这么的电路板东谈主员，或者是其他假想电路板的东谈主，或者你是一家中继器公司，试图领受、放大并发送信号，那么经过就很清亮了，圭臬也在陆续发展，以满足发送器所需的合规性。但中继器需要合适什么圭臬呢？领受器需要合适什么圭臬，岂论是串行圭臬照旧并行圭臬？串行是点对点的。并行基本上是 DDR 应用，但 PCB 中的每位能量齐特地高，因此他们不错容忍。它的名义面积更大。”

当芯片照旧单一忽儿，独一独有研讨。“莫得圭臬化，”Lalgudi 说。“当 chiplet 出面前，他们需要进行静态时序分析，这是一项时钟到时钟的任务，以确保整个位齐定期到达，然后才能锁定并履行操作。有一个建树时间。他们有一个保捏时间。这也曾被称为静态时序分析，但当他们引入 chiplet 时，这意味着 chiplet 东谈主员或出产商可能与将它们集成在整个的东谈主不同。英特尔和 AMD 如故展示了这少许。英特尔领受了 FPGA 假想，他们不错夹杂搭配东西。他们不错在一个工夫节点上赓续使用处理器，也不错在较旧的工夫节点上使用 chiplet。这是有利的，因为现在他们不错专注于他们信得过擅长的规模。”

分区至关进击

假想团队需要了解的第一件事是若何分区小芯片系统。Alphawave Semi公司 IP 家具营销和约束副总裁 Letizia Giuliano证明说：“最初要天然领悟的是 I/O。这些类型的构建块不会跟着工艺节点而扩展。将它们保留在较旧的工艺节点中，将筹划才智保留在先进的工夫节点中更容易。咱们与客户整个作念的第一件事等于匡助他们领悟系统。因此，咱们盘考 I/O 领悟和内存领悟。咱们还盘考筹划，他们不错诈骗最新工夫以及使用顶端工夫节点的最新功率和性能上风。”

如今，各家公司在 Chiplet 领受弧线上所处的位置各异很大。“咱们看到两类客户，” Blue Cheetah家具工程副总裁 John Lupinski 默示。“一类客户仍在学习 Chiplet 并试图弄明晰，他们知谈他们的家具最终必须基于 Chiplet。他们试图了解互连封装工夫、它们能作念什么以及它们不错齐全的带宽。第二类客户正试图推出信得过的处理决议，以便在会议上进行出产演示。他们知谈每秒罕有百兆位，他们正试图将其从一个 Chiplet 转换到另一个 Chiplet。”

面前，许多高有名度的芯片职责集结结于此，尤其是数据中心、工业和汽车应用。诚然 UCIe 和 Bunch of Wires 提供了一种相接建树的圭臬样式，但这只是一个更浩劫题中的一个进击部分。使用这些圭臬化合同将数据传入和传出芯片，并将其路由到需要去的场所，为多样可能性大开了大门，最初是通过物理层 (PHY) 挪动数据。往时，PHY 主若是独有的，因为大多数芯片齐是里面开辟的（HBM 以外）。但跟着越来越多的第三方芯片被纳入假想中，东谈主们越来越温和若何提高数据速率并确保每个级别数据的完整性。

Eliyan首席履行官 Ramin Farjadrad 默示：“如果在两头使用并吞供应商的 PHY，则险些不错保证广阔职责。这种互操作性之是以迟迟未能进入市集，一个进击原因是大公司让客户感到担忧，除非在两头使用沟通的工夫，不然无法保证其大约顺利或无缺地职责。这些 PHY 与现在的 SerDes 并无不同。事实上，它们比 SerDes 更简便，因为通谈很简便。它们莫得辞别，而且不错应答领受和构建互操作性。”

其他东谈主也甘心这一不雅点。“客户正在寻找的是最低功率配置下的最大带宽，”Blue Cheetah 的 Lupinski 说谈。“独一两种范例不错作念到这少许。其中之一是使用传统架构，如 SerDes。一些 UCIe 供应商只是在提高时钟频率。问题是你的每比特皮焦耳也在大幅加多。如果你尝试领受其中一个宏来齐全每秒 100 兆兆位，你的功耗将相配雄伟。”

这是现在温和的一大规模。数据从芯片到芯片或从芯片到内存的挪动速率对建树的全体性能有很大影响，而况有多种范例不错处理这个问题。经常，时钟决议是同步的，以便不错领悟然后组合来自多线程应用门径的筹划。任何时候的任何延伸齐会加多延伸，从而裁汰获取遵守的时间。或者简便地说，系统的速率只取决于该链中最慢的组件。

但时钟也不错是全局异步和局部同步的，从而最大按捺地减少这些延伸。Movellus 政策营销副总裁 Lee Vick 默示：“由于对带有芯片接口的当代假想的收尾，传统工夫的时序收尾变得过于复杂和难堪。如果你有局部时钟，这经常会发生在 NoC 上，而 NoC 是大多数传统架构的一部分。异步范例的职责量要大一些，但与传统时钟假想工夫比拟，它给你的摆脱度使它值得。”

PHY 也不错定制以提高性能。Eliyan 首席政策和业务官 Patrick Soheili 默示：“如果我思打造一款 NVIDIA Blackwell 2 芯片，我需要尽可能高的带宽、尽可能低的功耗、尽可能大的每毫米旯旮带宽和尽可能小的 PHY 面积。”这些对于 NVIDIA、Broadcom、Intel 和 AMD 等公司来说相配进击。整个这些芯片的运行速率齐在每毫米每秒 5 到 20 兆兆位之间。如果莫得这些，那么相接在整个的两个 GPU 就不会像一个芯片一样职责。你会在延伸、功耗和性能方面有所欠缺。”

数据和电源完整性

映射数据如安在整个这些异构组件之间挪动并非易事，需要在假想周期的早期就研讨到这少许。

Arteris家具约束和营销总监 Ashley Stevens 默示：“有两种基本范例。这取决于你是否从上而下全面了解整个事物，照旧从下而上凝视假想，即先作念某件事，然后将其与其他事物连接起来。从上至下的范例要简便得多，因为你知谈要盘考什么，也知谈系统中整个内容是若何分区的。举例，你知谈整个系统的内存映射。你知谈那里有什么，而如果你有一个系统，你缠绵相接到苟且的芯片、第三方或其他任何东西。那么由于多种原因，它会变得愈加复杂。其中之一等于考证，因为当你领受从上至下的范例时，你不错整个考证整个系统。然则如果你领受从下到上的范例，如果咱们莫得系统的另一部分，那么你就需要相配明确的接口，岂论是硬件照旧软件。”

除了快速的数据挪动之外，数据还需要保捏完整，处理和挪动数据的才智也一样如斯。

是德科技信号完整性应用科学家兼高速数字应用家具司理 Chun-Ting “Tim” Wang Lee 默示：“在芯片中，由于整个芯片齐是分开的，因此咱们领有许多不同的芯片到芯片相接，这意味着信号完整性变得相配进击。天然，当你领有不同的芯一忽儿，电源也会位于不同的芯片上。你要若何将电源分派给整个其他芯片？这等于为什么电源完整性也会成为芯片中的一个问题。而且，一朝你有电源完整性问题，就会有热完整性问题。它会加重问题。”

在最近的 Chiplet 峰会上，许多民众齐抒发了一样的观念。Cadence 的 Voltus 家具约束组总监 Rajat Chaudhry 默示：“在较旧的 SoC 假想作风中，你知谈你有一个不错开动假想的封装，假定你将在假想的电源引脚上获取一定的干净电源。现在你有多个 chiplet，你必须为整个系统建树早期模子，岂论你使用哪种封装作风。你必须为电源完整性而这么作念，但它也不错用于探索哪种范例更妥贴你的系统。什么样的工夫或多芯片封装作风可行，不错满足你思要作念的事情的不断？这是 chiplet 最大的变化之一。是以现在最进击的是尽早确保你是实足诞妄照旧苟简正确？你简直能让这个系统从电源完整性的角度广阔职责吗？”

图 2：使用不同材料的多芯片团聚和优化。

源泉：Cadence

热完整性又加多了另一个挑战。热应力会导致基板翘曲，基板越薄，越容易翘曲。这对于需要额外处理的有机中介层来说尤其成问题，但它也会影响大型硅中介层。基板越薄，通过该基板的互连越短，互连不错是硅/基板通孔或微凸块。较短的距离可提高全体性能并减少驱动信号所需的功率，但翘曲会变得愈加成问题。它可能导致通孔错位，尤其是热推广整个不同期，而这反过来会对性能、功率和信号完整性产生负面影响。

桥接是另一种遴选，而且越来越多地将其与中介层夹杂使用。内容上，这些桥接和中介层被分割成更小的部分以最大按捺地减少热效应，但这种范例自己也带来了一系列问题。

Synopsys 的 Posner 默示：“这不单是是一座桥梁。你不错领有多座桥梁。它们仍然受到沟通的压力和应变，但由于它是一个横截面，因此影响较小。但跟着整个封装的全体尺寸加多，热推广仍将阐扬作用。如果你望望数据中心部署的一些架构，你就会明白为什么桥接器妥贴。这些是细腻贯穿的筹划集群，内容筹划是在其中扩展的。有相配细腻的基于中介层的贯穿，但外围建树可能会相接到 I/O 芯片，该芯片可能位于有机基板上。这妥贴这种桥接架构，夹杂和匹配相配密集的互连，然后是更宽、更低的每毫米带宽互连。”

量度因应用而异

并非整个芯片齐是一样的，也不是整个芯片在压力下或不同的封装置置下齐会发扬沟通。

“咱们看到，不同应用中使用的芯片的各异化越来越昭着，”弗劳恩霍夫 IIS自妥贴系统工程部高效电子崇拜东谈主 Andy Heinig 默示。“在工业和汽车规模，芯片必须愈加坚固。这意味着温度轮回、机械坚固性、振动测试。这与咱们在数据中心看到的情况实足不同。在芯片发展的早期，似乎你不错对整个应用使用沟通的集成工夫、沟通的 IP 和沟通的东西。但事实并非如斯。你需要针对不同应用提供相配具体的封装处理决议和 IP。”

这也会影响小芯片的本钱。“如果你望望汽车行业，每个封装的本钱可能独一 20 好意思元，”Heinig 说。“在数据中心，每个封装的本钱可能高达 2,000 好意思元。笔据不同类型的封装，本钱范围很大。咱们需要不同价钱类别的不同封装类型。”

论断

小芯片提供了极大的假想摆脱，并有可能大幅提高性能和功率。事实上，东谈主们普遍缅思可能莫得迷漫的功率来运行正在权术的整个 AI 数据中心。

西门子 EDA首席履行官 Mike Ellow 指出：“就为整个电子建树供电所需的电力而言，咱们正处于一个发展轨迹上，因此，咱们的最好利益等于尽量减少这一发展轨迹。民众所需的数据中心数目将会加多。但在现存数据中心的电力占用空间中，您能否将容量加多三倍、四倍或五倍，并回收与之干系的资源？这是一个风趣风趣的问题？”

这也需要更多地温和内容职责量、经济性和物理定律，整个这些齐可能禁止架构师鞭策这种范例的发展。先进芯片假想的异日无疑是异构的，但它也相配复杂。妥贴这种范例并找出什么不错最好地齐全自动化以及若何齐全自动化需要时间。有好多旋钮需要动弹，面前仍有好多问题，比如什么在那边最有用以及为什么。

https://semiengineering.com/chip-architectures-becoming-much-more-complex-with-chiplets/

半导体杰作公众号保举

专注半导体规模更多原创内容

温和民众半导体产业动向与趋势

*免责声明：本文由作家原创。著作内容系作家个东谈主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或复旧，如果有任何异议，接待连接半导体行业不雅察。

今天是《半导体行业不雅察》为您共享的第4023期内容，接待温和。

『半导体第一垂直媒体』

及时 专科 原创 深度

公众号ID：icbank

可爱咱们的内容就点“在看”共享给小伙伴哦开yun体育网